`timescale 1ns/1ns
module serial_pal_tset;
  reg clka,clkb;
  reg da,wra_n;
  wire wrb;
  wire [7:0] db;
  wire flag;
serial_pal u1(clka,clkb,da,wra_n,wrb,db);
always #5 clka=~clka;
always #10 clkb=~clkb;

initial begin
  clka=0;clkb=1;wra_n=1;
  #10 wra_n=0;
  #10 da=1;
  #10 da=0;
  #10 da=1;
  #10 da=1;
  #10 da=0;
  #10 da=1;
  #10 da=0;
  #10 da=0; 
  #10 wra_n=1;
  #100 $stop;
end

initial $monitor($time, , ,"clka=%b clkb=%b wra_n=%b da=%b flag=%b wrb=%b db=%b",
                            clka,clkb,wra_n,da,flag,wrb,db);
endmodule